Que signifie l'acronyme VHDL ?
VHSIC Hardware Description Language.
Quelle organisation normalise le langage VHDL ?
L'IEEE.
Quelle est la norme principale du VHDL ?
IEEE 1076.
Quelle version de la norme IEEE 1076 est indiquée dans le cours ?
IEEE 1076-2019.
Quelle norme complète IEEE 1076 pour la logique à valeurs multiples ?
IEEE 1164.
Quelles descriptions le VHDL permet-il par rapport à un langage de programmation classique ?
Des descriptions comportementales, par flot de données ou structurelles.
Que produit principalement un langage de programmation classique ?
Une séquence d'instructions exécutées.
Que représente le niveau électrique haut H en logique positive ?
Le 1, le vrai ou l’actif.
Quelle est la relation réalisée par un suiveur en logique ?
Quelle est la relation réalisée par un inverseur en logique ?
Quelle fonction logique correspond à ?
Quelle fonction logique correspond à ?
Quelle fonction logique correspond à ?
Quand le XOR retourne-t-il 1 ?
Lorsque ses deux entrées sont différentes.
Quand le XNOR retourne-t-il 1 ?
Lorsque ses deux entrées sont identiques.
Qu'est-ce qu'un multiplexeur transmet en sortie ?
La donnée sélectionnée par ses signaux de sélection.
Que transmet un multiplexeur 4 vers 1 quand S1S0 = 10 ?
D2.
Que fait un décodeur avec le code binaire à ses entrées d’adresse ?
Il active une sortie correspondante.
Quels bits combine un additionneur pour produire somme et retenue ?
Les bits A, B et une retenue d’entrée.
Qu'est-ce qu'une bascule en électronique numérique ?
Un circuit séquentiel élémentaire qui mémorise un bit.
Comment fonctionne une bascule D par rapport à une bascule JK ?
La bascule D recopie l'entrée D sous synchronisation, la JK agit selon J et K.
Que fait une bascule D déclenchée sur front montant ?
Elle charge D dans Q à la détection de rising_edge(clk).
Quelle différence principale existe entre compteur asynchrone et synchrone ?
L'asynchrone propage les changements bascule à bascule, le synchrone utilise une horloge commune.
Qu'est-ce qu'un compteur modulo N ?
Un compteur qui possède N états parcourus cycliquement.
Qu'est-ce qu'une machine à états ?
Un système évolutif avec un nombre fini d'états changeant selon ses entrées.
Qu'est-ce qu'une transition dans un graphe d'états ?
Une condition d'évolution exprimée par une fonction logique.
Quand une transition est-elle active ?
Lorsque la fonction logique est vraie dans l'état courant.
Quelle est la première étape de la synthèse d'un graphe d'états ?
Coder les états par des numéros binaires.
Que représente-t-on par les sorties des bascules dans la synthèse d'un graphe d'états ?
Les bits des numéros binaires des états.
Quelle étape suit la représentation des bits par sorties de bascules dans la synthèse ?
Déterminer les équations de commande.
De quoi dépend une sortie de Moore ?
Des états du système.
De quoi peut dépendre une sortie de Mealy ?
Des transitions et des entrées qui les activent.
Quels éléments un code VHDL utilise-t-il généralement ?
Une bibliothèque, une entité, une architecture, des instructions et des objets typés.
Que définit une entity en VHDL ?
Le nom, les entrées, les sorties, les types et les modes d’un composant.
Que contient une architecture relative à une entité ?
Ses fonctionnalités et, si nécessaire, ses relations temporelles.
Quelle est la différence entre une variable et un signal en VHDL ?
La variable est accessible dans les instructions séquentielles, le signal représente un lien matériel entre entités ou processus.
Quelle est la condition de synthétisabilité d’une description VHDL simulable ?
Une description simulable n’est pas forcément synthétisable.
Pourquoi une horloge décrite avec WAIT peut ne pas être synthétisable sur CPLD ou FPGA ?
Parce que WAIT n’est pas supporté pour la synthèse sur ces cibles.
Quels éléments comprend un code VHDL ?
La déclaration des bibliothèques, de l’entité avec génériques et ports, puis de l’architecture.
Sur quoi repose la hiérarchisation VHDL ?
Sur la déclaration d’un composant dans l’entête puis son instanciation dans le corps de l’architecture.
Quelles sont les directions possibles des ports VHDL ?
in, out, inout et buffer.
Que regroupe un package VHDL ?
Des types, sous-types, constantes, fonctions et procédures.
Que définit le package body en VHDL ?
Le corps des fonctions et des procédures.
Quelle est la différence principale entre fonction et procédure en VHDL ?
La fonction retourne une seule valeur, la procédure peut en retourner plusieurs.
Comment une fonction VHDL peut-elle participer à la surcharge des opérateurs ?
En retournant une seule valeur utilisable dans les expressions.
Quels paramètres permettent à une procédure VHDL de retourner plusieurs valeurs ?
Les paramètres de direction in, out ou inout.
Qu'est-ce qu'un signal VHDL représente matériellement ?
Un support d’information.
Que mémorise le pilote d’un signal en simulation VHDL ?
Des couples état-heure.
Quelle condition impose une affectation inconditionnelle de signal sur les délais after ?
Ils sont absolus par rapport à t=0 et doivent être croissants.
Que fait le délai inertiel dans la simulation VHDL ?
Il filtre les variations plus courtes que le délai de transaction.
Que fait le délai de transport par rapport aux variations du signal ?
Il transmet les variations sans filtrage inertiel.
Que contient un processus VHDL ?
Des instructions séquentielles uniquement.
Comment s'exécute un processus VHDL ?
De manière cyclique après réveil par une condition de synchronisation.
Qu'impose l'instruction wait dans un processus VHDL ?
Elle doit apparaître au moins une fois, explicitement ou implicitement.
Avec quoi synchronise l'instruction wait un processus ?
Avec un événement, une durée, une condition ou une suspension indéfinie.
Où peut exister une variable VHDL ?
Uniquement dans un contexte séquentiel.
Quelle est la portée d'une variable VHDL ?
Elle est locale au processus.
Quelle différence y a-t-il entre affectation de variable et de signal ?
La variable est affectée immédiatement, le signal est affecté de façon différée par le pilote.
Combien de valeurs STD_LOGIC accepte-t-il et que permet sa résolution ?
Neuf valeurs et plusieurs pilotes.
Combien de pilotes STD_ULOGIC autorise-t-il malgré ses neuf valeurs ?
Un seul pilote.
Quelles sont les valeurs synthétisables du système logique IEEE 1164 ?
‘0’, ‘1’ et ‘Z’.
Qu'est-ce que STD_LOGIC_VECTOR en VHDL ?
Un tableau de valeurs STD_LOGIC avec bornes définies par une plage.
Que permet un sous-type en VHDL ?
De limiter la plage d’un type existant.
Que permet une instruction type en VHDL ?
De créer des énumérations, tableaux ou structures record.
Quelle est la différence entre simulation et synthèse en VHDL ?
La simulation vérifie le comportement logique, la synthèse convertit en portes ou composants.
Quelles sont les étapes du cycle de conception VHDL ?
Spécifications, description, simulation, synthèse, analyses, programmation, test.
Que fait un registre parallèle-parallèle ?
Il charge et restitue les données en parallèle.
Comment fonctionne un compteur synchrone modulo 16 ?
Il s'incrémente à chaque front montant et se remet à zéro après 15.
Pour quels domaines les CPLD et FPGA sont-ils utilisés ?
Prototypage d’ASIC ou SoC, accélération matérielle, télécommunications, automobile, industrie, aéronautique, image et vidéo, médical, scientifique et IoT.
Quels circuits combinatoires sont cités dans le cours ?
Additionneur, unité arithmétique et logique, multiplexeur, décodeur-démultiplexeur.
Quels modes de fonctionnement un registre peut-il avoir ?
Parallèle-parallèle, série-série, série-parallèle, parallèle-série ou universel.
Où sont encapsulées les instructions séquentielles en VHDL ?
Dans des processus.
Que représentent les instructions concurrentielles en VHDL ?
L’instanciation de composants et de signaux.
Quelle règle s’applique aux noms des instances de composants ?
Chaque instance doit avoir un nom différent.
Quand l’attribut ‘event d’un signal vaut-il vrai ?
Lorsqu’un événement vient de se produire à l’instant courant.
Comment communiquent les processus VHDL entre eux ?
À l’aide de signaux.
Quels opérateurs logiques VHDL comprend-il ?
not, and, nand, or, nor, xor et xnor.
Quels opérateurs relationnels sont disponibles en VHDL ?
=, /=, <, <=, > et >=.
Comment un registre série-série traite-t-il les données ?
Il charge et restitue les données bit par bit.
Comment un registre série-parallèle traite-t-il les données ?
Il charge en série et restitue en parallèle.
Teste tes connaissances avec un QCM de 42 questions sur Conception numérique en VHDL.
1. Que signifie l’acronyme VHDL et quel est son rôle principal ?
2. Quelle norme IEEE constitue la norme principale du VHDL, avec quelle norme complémentaire pour la logique à valeurs multiples ?
Révisez le cours complet dans la fiche de révision de Conception numérique en VHDL.
Voir la fiche →Importe ton cours et l'IA génère des flashcards en 30 secondes.
Générateur de flashcards